Senior ASIC Physical Design Engineer – RTL to GDSII (Calarcá)
Cisco Systems
- Calarcá, Quindío
Cisco Systems, Inc. in Yerevan invites a senior ASIC design engineer to lead RTL-to-GDSII physical implementation and signoff. You will collaborate with Front-End teams to translate architecture int
To skrót ogłoszenia. Pełną treść i formularz aplikacji znajdziesz na stronie ogłoszeniodawcy.
Przejdź do ogłoszenia